728x90
728x90
00 ์ฐธ๊ณ ํ ๋์์
- Altera FPGA tutorial - "Hello World" using NIOS II processor on DE1 Board
- A learning tutorial for Beginners to display "Hello World" on NIOS II console.
- https://youtu.be/1a_cD6FBROA
01 Quartus - Board ์
ํ
๋ฐ Project ์์ฑ
- USB Blaster ๋ก ๋ณด๋์ ์ปดํจํฐ ์ปค๋ฅํ ํด์ผํจ
- Board name : Cyclone V SoC 5CSEMA5F31C6 Device
02 Qsys
- IP Catalog ์์ NIOS II Processor, On-Chip Memory, JTAG ํญ๋ชฉ๋ค์ ์ถ๊ฐํ๋ค.
- nios2 ๋ economy version ์ ํ
03 Qsys - Connections
- clk_0์์ ๋์ค๋ clk, clk_reset ์ nios2, onchip, JTAG์ ์ฐ๊ฒฐ
- nios2์์ ๋์ค๋ data_master ์ onchip, JTAG์ ์ฐ๊ฒฐ
- nios2์์ ๋์ค๋ instruction_master ์ onchip์ ์ฐ๊ฒฐ
- clk_0์์ ๋์ค๋ clk_in_reset ์ nios2์ ์ฐ๊ฒฐ (๋์์์์๋ ๋ง์ง๋ง์ ํจ)
04 Qsys - Nios II Processor ์ค์
- Vectors - Reset Vector ์ onchip_memory2_0.s1 ์ผ๋ก ์ค์
- Vectors - Exception Vector ์ onchip_memory2_0.s1 ์ผ๋ก ์ค์
05 Qsys - System
- address ์ค๋ณต๋๋ ์๋ฌ๋ฅผ ๋ฐฉ์งํ๊ธฐ ์ํด์ ์๋ ์ค์ ํน์ ์๋ ์ค์
- ํด๋น ๋์์์์๋ System - Base address ์ฌ์ฉ
- [ finish ] proj_qsys ๋ก ์ ์ฅํ๋ค.
- Generate ๋๊ฐ์ ์ด๋ฆ์ผ๋ก ์ ์ฅํด์ค๋ค.
07 Quartus - Files ์์ฑ
- Project Navigator - Files - Add/Remove Files in Project
- proj_helloword\proj_qsys\synthesis\proj_qsys.qip ํ์ผ์ ์ถ๊ฐํ๋ค.
- Compile Design - Analysis & Synthesis ์คํ
- Assignments - Assignment Editor ์์ clk_clk ๋ฅผ 50Mhz CLOCK [Pin No=PIN_AF14]๋ก ๋งค์นญํด์ค [DE1-SoC_User_manual Table 3-5์ฐธ๊ณ ]
- Compile
08 NIOS II - C์ธ์ด ์ฝ๋ฉ์ ์ํ Eclipse
- Tools - Nios II Software Build Tools for Eclipse
- workspace ๋ ์ฐ๋ฆฌ๊ฐ ๋ง๋ Project๊ฐ ์๋ ํด๋๋ฅผ ์ ํํ๋ค.
- Project Explorer - New - Nios II Application and BSP from Template
- Target hardware infomation - ์ฐ๋ฆฌ๊ฐ ๋ง๋ Project ํด๋์ proj_qsys.sopcinfo ํ์ผ์ ์ ํํ๋ค.
- ์ฐ๋ฆฌ๋ ํ๋์ ํ๋ก์ธ์๋ง ๊ฐ์ง๊ณ ์๊ธฐ์ CPU name ์๋ ํ๋๋ง ๋ฌ๋ค.
- Project name : proj_nios, Templates : Hello World Small prints [Finish]
- proj_nois - Build Project // ๋ณด๋์ .sof ํ์ผ์ด ํ๋ก๊ทธ๋๋ฐ ๋์ด์๋ค.
09 Quartus - Programmer [ DE1-SoC_User_manual_v1.2.2.pdf ์ฐธ๊ณ ]
- Auto Detect - Selct 5CSEMA5
- SOCVHPS [ HPS device ] ์ 5CSEMA5 [ FPGA device ] ๋ ๊ฐ์ Device๊ฐ ๋ฑ๋ก๋ ๊ฒ์ ํ์ธ
- FPGA device ์์ change file - output_files\proj_qsys.sof ํ์ผ์ ์ ํํ๋ค.
- FPGA device ์ Program/Configure ์ฒดํฌ๋ฐ์ค์ ์ฒดํฌํ ํ Start
- cdf ํ์ผ ์ ์ฅ
10 NIOS II - RUN
- proj_nios - Run As - Nios II Hardware
- Connctions์ DE-SoC ๊ฐ ๋จ์ง ์์ผ๋ฉด Target Connection - Refresh Connections ํด๋ฆญ
- System ID checks - ๋ ๊ฐ์ ์ฒดํฌ๋ฐ์ค ์ค์
- Apply - Run
11 RESULT
728x90
728x90
'๐ก EE's DEV > FPGA' ์นดํ ๊ณ ๋ฆฌ์ ๋ค๋ฅธ ๊ธ
[OpenCL] OpenCL ํ๋ก๊ทธ๋๋ฐ - 1 OpenCL ํธ์คํธ์ ๋๋ฐ์ด์ค (0) | 2018.08.28 |
---|---|
[OpenCL] VS 2017์์ OpenCL ์ฌ์ฉํ๊ธฐ (0) | 2018.08.08 |